

(11) Publication number: 2001186197 A

Generated Document

## PATENT ABSTRACTS OF JAPAN

(21) Application number: 2000310009

(51) Intl. Cl.: H04L 25/02 H03K 5/08 H03K 19/0175

(22) Application date: 11.10.00

(30) Priority:	14.10.99 JP 11292029	(71) Applicant: MATSUSHITA ELECTRIC IND CO LTD
(43) Date of application publication:	06.07.01	(72) Inventor: HIRATA TAKASHI AKAMATSU HIRONORI
(84) Designated contracting states:		TAKAHASHI SATOSHI TERADA YUTAKA KOMATSU YOSHIHIDE
		(74) Representative:


# (54) CURRENT DRIVER CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To realize a current driver capable of performing operation over a wide voltage range.

SOLUTION: A twisted pair of cables TP/NTP respectively connected to a termination bias voltage via a termination resistance is driven. For that reason, the current driver 3 connected to the twisted pair of cables, a common mode voltage monitor circuit 1 for monitoring the difference between the common mode voltage (intermediate potential) V cm of the twisted pair of cables and the power supply voltage of the driver 3 and a current correction circuit 2 connected to the twisted pair of cables, so as to gradually correct the output current of the driver 3 corresponding to the monitored results are provided, and when the current drive capability of the driver 3 falls due to the decrease of the power supply voltage of the driver 3 and the fluctuation of the common mode voltage V cm of the twisted pair of cables, a constant current operation is made possible by compensating the quantity of the fall of the current drive capability.

COPYRIGHT: (C)2001,JPO



#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-186197 (P2001-186197A)

(43)公開日 平成13年7月6日(2001.7.6)

(51) Int.Cl.7	識別記号	FΙ		テーマコード(参考)
H04L 25/	'02	H04L	25/02	w
H03K 5/	708	H03K	5/08	E
19/	'0175		19/00	101F

## 審査請求 未請求 請求項の数12 OL (全 9 頁)

(21)出願番号	特願2000-310009( P2000-310009)	(71)出願人	000005821 松下電器産業株式会社
(22)出願日	平成12年10月11日(2000.10.11)		大阪府門真市大字門真1006番地
		(72)発明者	平田 貴士
(31)優先権主張番号	特願平11-292029		大阪府門真市大字門真1006番地 松下電器
(32)優先日	平成11年10月14日(1999.10.14)		産業株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者	赤松 寛範
			大阪府門真市大字門真1006番地 松下電器
			産業株式会社内
		(74)代理人	100077931
			弁理士 前田 弘 (外7名)
		1	具め苦けかり


## 最終頁に続く

## (54) 【発明の名称】 電流ドライバ回路

#### (57)【要約】

【課題】 幅広い電圧範囲で動作が可能な電流ドライバを実現する。

【解決手段】 各々終端抵抗を介して終端バイアス電圧に結合されたツイストペアケーブルTP/NTPを駆動する。そのため、前記ツイストペアケーブルに結合された電流ドライバ3と、前記ツイストペアケーブルのコモンモード電圧(中間電位)Vcmと電流ドライバ3の電源電圧レベルとの差をモニタするためのコモンモード電圧モニタ回路1と、そのモニタ結果に応じて電流ドライバ3の出力電流を段階的に補正するように前記ツイストペアケーブルに結合された電流補正回路2とを設け、電流ドライバ3の電源電圧レベルの低下やツイストペアケーブルのコモンモード電圧Vcmの変動によって当該電流ドライバ3の電流駆動能力が低下した場合には、その低下分を補償することで定電流動作を可能とする。



## 【特許請求の範囲】

【請求項1】 各々終端抵抗を介して終端バイアス電圧 に結合された伝送線路対を駆動するための電流ドライバ 回路であって、

1

前記伝送線路対に結合された電流ドライバと、

前記伝送線路対のコモンモード電圧と前記電流ドライバ の少なくとも1つの電源電圧レベルとの差をモニタする ためのコモンモード電圧モニタ回路と、

前記コモンモード電圧モニタ回路からのモニタ結果に応 じて前記電流ドライバの出力電流を補正するように前記 10 伝送線路対に結合された電流補正回路とを備えたことを 特徴とする電流ドライバ回路。

【請求項2】 請求項1記載の電流ドライバ回路におい て、

前記電流補正回路は、前記電流ドライバの出力電流の補 正を段階的に行うことを特徴とする電流ドライバ回路。

【請求項3】 請求項1記載の電流ドライバ回路におい て、

前記電流補正回路は、活性化すべき電流源トランジスタ の合計サイズを、前記コモンモード電圧と前記電源電圧 20 レベルとの差に対して非線形に変化させることを特徴と する電流ドライバ回路。

【請求項4】 請求項1記載の電流ドライバ回路におい て、

前記電流ドライバは、PMOS電流源トランジスタとN MOS電流源トランジスタとを有し、

前記コモンモード電圧モニタ回路は、前記PMOS電流 源トランジスタのソースに結合された第1の電源電圧レ ベルと前記コモンモード電圧との差と、前記コモンモー ド電圧と前記NMOS電流源トランジスタのソースに結 30 合された第2の電源電圧レベルとの差とを評価すること を特徴とする電流ドライバ回路。

【請求項5】 請求項4記載の電流ドライバ回路におい て、

前記コモンモード電圧モニタ回路は、

前記第1の電源電圧レベルと前記第2の電源電圧レベル との間に互いに直列に接続された複数の抵抗と、

前記複数の抵抗の直列回路に電流を流すための電流源 と、

前記コモンモード電圧と前記複数の抵抗の端子電圧とを それぞれ比較するための複数のコンパレータとを備えた ことを特徴とする電流ドライバ回路。

【請求項6】 請求項5記載の電流ドライバ回路におい て、

前記複数のコンパレータは、各々入出力関係にヒステリ シスを有することを特徴とする電流ドライバ回路。

【請求項7】 請求項5記載の電流ドライバ回路におい

前記電流源が流す電流は、前記PMOS電流源トランジ スタ及び前記NMOS電流源トランジスタの各々の電流 50

2 駆動能力に応じて変動することを特徴とする電流ドライ バ回路。

【請求項8】 請求項4記載の電流ドライバ回路におい て、

前記第1の電源電圧レベルをモニタするための電源電圧 モニタ回路と、

前記電源電圧モニタ回路からのモニタ結果に応じて前記 電流ドライバの出力電流を補正するように、前記PMO S電流源トランジスタ及び前記NMOS電流源トランジ スタの各々のゲートバイアス電圧を調整するためのバイ アス調整回路とを更に備えたことを特徴とする電流ドラ イバ回路。

【請求項9】 請求項1記載の電流ドライバ回路におい て、

前記コモンモード電圧を変化させることにより信号の送 受信を行う際には前記電流補正回路を前記伝送線路対か ら切り離すための手段を更に備えたことを特徴とする電 流ドライバ回路。

【請求項10】 請求項9記載の電流ドライバ回路にお いて、

前記コモンモード電圧を変化させる期間は、前記電流補 正回路が前記伝送線路対から切り離される期間に包含さ れることを特徴とする電流ドライバ回路。

【請求項11】 各々終端抵抗を介して終端バイアス電 圧に結合された伝送線路対を駆動するための電流ドライ バ回路であって、

各々前記伝送線路対に結合されたPMOS電流源トラン ジスタ及びNMOS電流源トランジスタを有する電流ド

前記PMOS電流源トランジスタのソースに結合された 電源電圧レベルをモニタするための電源電圧モニタ回路

前記電源電圧モニタ回路からのモニタ結果に応じて前記 電流ドライバの出力電流を補正するように、前記PMO S電流源トランジスタ及び前記NMOS電流源トランジ スタの各々のゲートバイアス電圧を調整するためのバイ アス調整回路とを備えたことを特徴とする電流ドライバ 回路。

【請求項12】 各々終端抵抗を介して終端バイアス電 圧に結合された伝送線路対に一定振幅の電流を流すこと により信号の伝送を行う信号伝送方法であって、

前記伝送線路対のコモンモード電圧と前記伝送線路対を 駆動するための電流ドライバの電源電圧レベルとの差を モニタするステップと、

前記モニタの結果を基にして、前記伝送線路対を流れる 電流が所定の範囲内に収まるように、前記電流ドライバ の出力電流を段階的に補正するステップとを備えたこと を特徴とする信号伝送方法。

【発明の詳細な説明】

[0001]

10

20

3

【発明の属する技術分野】本発明は、半導体集積回路に 関し、特に高速インタフェースにおける電流ドライバ回 路に関するものである。

#### [0002]

【従来の技術】データの高速伝送を達成するためには、 各々終端抵抗を介して終端バイアス電圧に結合された伝 **送線路対(ツイストペアケーブル)を用いた差動型のイ** ンタフェースが好適である。このインタフェースでのデ ータ伝送は、送信側の電流ドライバがツイストペアケー ブルへ一定振幅の電流を流し、終端抵抗の両端に発生す る小振幅かつ一定振幅の電位差を受信側のレシーバ回路 で検知することによって行われる。

【0003】米国特許5,592,510号(発行日: 1997年1月7日)には、高速シリアルインタフェー スの規格であるIEEE1394に用いられる電流ドラ イバ回路が開示されている。これによれば、ツイストペ アケーブルへの出力電流がモニタされ、そのモニタ結果 に応じて、当該出力電流が一定振幅になるように補正さ れる。

#### [0004]

【発明が解決しようとする課題】これからますます、半 導体プロセスの微細化と低消費電力化を進めて行くため には、電源電圧を下げることが必須である。しかし、終 端バイアス電圧(Tpbias)を一定に保ったときに、電 源電圧(Vdd)が低くなると、VddとTpbiasの値 が近付くために、電流ドライバ中のPMOS電流源トラ ンジスタのドレインーソース間電圧が小さくなり、当該 PMOS電流源トランジスタが非飽和領域に入り、定電 流動作ができなくなる。そのため、出力電流を所定の範 囲内に収めるためには、Vddの許容範囲が制限される ことになる。一方、Vddが高くなると、PMOS電流 源トランジスタは飽和領域で動作しているが、ドレイン 領域の抵抗により、徐々に電流量が増える傾向となる。 したがって、PMOS電流源トランジスタのために専用 の電源を設けなければならない事態となる。しかしなが ら、専用電源を設けることは、消費電力と製造コストの 増大につながるため現実的ではない。

【0005】一方、受信側がTpbiasを決定している場 合には、送信側の電流ドライバから見たTpbiasの値 は、受信側グランドレベルの変動等により変動する。こ こで、Tpbiasが低くなると、電流ドライバ中のNMO S電流源トランジスタが非飽和領域に入り、定電流動作 ができなくなる。反対にTpbiasが高くなると、PMO S電流源トランジスタが非飽和領域に入り、定電流動作 ができなくなる。したがって、両電流源トランジスタが 定電流動作できる範囲にTpbiasの値を設定しなければ ならないが、Vddを下げることによってその領域が狭 まってくる。

【0006】本発明は、前記課題に鑑み、幅広い電圧範

ることを目的とする。

## [0007]

【課題を解決するための手段】上記目的を達成するた め、本発明は、各々終端抵抗を介して終端バイアス電圧 に結合された伝送線路対を駆動するための電流ドライバ 回路において、前記伝送線路対に結合された電流ドライ バと、前記伝送線路対のコモンモード電圧(中間電位) と前記電流ドライバの少なくとも1つの電源電圧レベル との差をモニタするためのコモンモード電圧モニタ回路 と、このコモンモード電圧モニタ回路からのモニタ結果 に応じて前記電流ドライバの出力電流を補正するように 前記伝送線路対に結合された電流補正回路とを備えた構 成を採用したものである。

4

【0008】この構成によれば、電流ドライバの電源電 圧レベルの低下や伝送線路対のコモンモード電圧の変動 によって当該電流ドライバの電流駆動能力が低下した場 合には、その低下分を補償するように電流補正回路が動 作するので、定電流動作が可能となる。しかも、コモン モード電圧と電源電圧レベルとの差を用いているので、 電流ドライバ中の電流源トランジスタのドレインーソー ス間電圧を正しく反映した電流補正動作を実現すること

ができる。 [0009]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を用いて説明する。

【0010】図1は、本発明に係る電流ドライバ回路を 備えた送受信回路の構成例を示している。図1の送受信 回路20は、2本の終端抵抗Rの直列回路を近傍に有す る伝送線路対(ツイストペアケーブル)TP/NTPに 結合されており、コモンモード電圧モニタ回路1と、電 流補正回路2と、電流ドライバ3と、電源電圧モニタ回 路4と、バイアス調整回路5と、パルス発生回路6と、 2つの電流源7と、レシーバ回路8と、抵抗回路9とを 備えている。

【0011】電流ドライバ3は、差動データ信号Dat a + / Data - に応じてツイストペアケーブルTP/ NTPを駆動するものであり、後述するようにPMOS 電流源トランジスタとNMOS電流源トランジスタとを 備えている。レシーバ回路8は、ストローブ信号Str 40 b\_R x の受信のための回路である。

【0012】抵抗回路9は、当該ツイストペアケーブル のコモンモード電圧Vcmを検知するように、LSI内 に設けられた2本の抵抗R1,R2で構成されている。 コモンモード電圧モニタ回路1は、電流ドライバ3の中 のPMOS電流源トランジスタのソースに結合された第 1の電源電圧(Vdd)レベルと前記コモンモード電圧 Vcmとの差と、前記コモンモード電圧Vcmと電流ド ライバ3の中のNMOS電流源トランジスタのソースに 結合された第2の電源電圧 (Vss=グランド) レベル 囲において動作が可能となる電流ドライバ回路を提供す 50 との差とをモニタし、かつ評価する。モニタ結果Con

t < 0:3>は電流補正回路2に送られる。電流補正回 路2は、当該モニタ結果Cont<0:3>に応じて電 流ドライバ3の出力電流を段階的に補正するようにツイ ストペアケーブルTP/NTPに結合されている。コモ ンモード電圧モニタ回路1及び電流補正回路2は、電流 ドライバ3の中のいずれかの電流源トランジスタが非飽 和領域に達したときに不足する電流を補正するための回 路である。ここで段階的な電流補正を採用しているの で、発振を抑制した電流制御が容易となる。

【0013】電源電圧モニタ回路4は、参照電位Ref <0:1>を用いてVddレベルをモニタし、かつ評価 する。 モニタ結果Mod < 0:1>はバイアス調整回路 5に送られる。バイアス調整回路5は、当該モニタ結果 Mod<0:1>に応じて電流ドライバ3の出力電流を 補正するように、基本バイアスBiasに基づき、電流 ドライバ3の中のPMOS電流源トランジスタ及びNM OS電流源トランジスタの各々のゲートバイアス電圧P bias及びNbiasを調整する。電源電圧モニタ回 路4及びバイアス調整回路5は、電流ドライバ3の中の PMOS電流源トランジスタの飽和領域でのドレイン抵 20 抗に起因する電流量の変動を補正するための回路であ る。

【0014】図1の送受信回路20は、ツイストペアケ ーブルのコモンモード電圧Vcmを強制的に変化させる ことでも情報伝達を行えるようになっている。パルス発 生回路6及び2つの電流源7は、そのための構成であ る。パルス発生回路6は、例えば伝送レート情報を表す スピード信号SSがアサートされると、各々ツイストペ アケーブルの2本の信号線TP/NTPに結合された2 つの電流源7を同時にオンさせるように信号SS1を供 給する。つまり、Vcmを一定期間(100ns程度) 下げることによって、伝送レート情報の伝達が行われ る。ただし、Vcmの急激な変化が起こり、電流補正回 路2が誤動作する恐れがある。この問題を回避するため に、パルス発生回路6が信号SS2を供給することで、 コモンモード電圧モニタ回路1のVcm入力と電流補正 回路2の出力とをスピード信号SSの送信期間に切り離 すようにしている。

【0015】図2は、図1の送受信回路20の相手側送 受信回路の構成例を示している。図2の送受信回路21 は、2本の終端抵抗Rの直列回路を近傍に有するツイス トペアケーブルTP/NTPに結合されており、電流ド ライバ3と、電源電圧モニタ回路4と、バイアス調整回 路5と、レシーバ回路8と、終端バイアス電圧発生回路 11とを備えている。電流ドライバ3は、差動ストロー ブ信号Strb+/Strb-に応じてツイストペアケ ーブルTP/NTPを駆動する。バイアス調整回路5 は、電流ドライバ3の中のPMOS電流源トランジスタ 及びNMOS電流源トランジスタの各々のゲートバイア ーバ回路8は、データ信号Data\_Rxの受信のため の回路である。終端バイアス電圧発生回路11は、与え られた終端バイアス電圧Tpbiasと等しい終端バイアス 電圧Tpbias'を2本の終端抵抗Rの中間タップへ供給 するものである。

6

【0016】図2の送受信回路21は、自身のグランド レベルに対するツイストペアケーブルTP/NTPのコ モンモード電圧を終端バイアス電圧発生回路11で自ら 決定できるので、電流ドライバ3の中の各電流源トラン 10 ジスタのバイアス条件を飽和領域で設計することが容易 である。したがって、図1の送受信回路20とは違っ て、コモンモード電圧モニタ回路1及び電流補正回路2 を設ける必要はなく、回路規模を小さく抑えることがで きる。

【0017】図3は、図1中のコモンモード電圧モニタ 回路1の詳細構成例を示している。図3のコモンモード 電圧モニタ回路1は、4個のコンパレータ31a~31 dと、トランスファーゲート32と、電流源33と、4 本の抵抗R3~R6と、容量C1とを備えている。

【0018】4本の抵抗R3~R6は、VddとVss (=0V) との間に互いに直列に接続されている。電流 源33は、これら4本の抵抗R3~R6の直列回路に電 流 I 1を流す。これにより、抵抗端子電圧 V 1 ~ V 4 が 得られる。ここに、

 $V1 = Vdd - I1 \times R3$ 

 $V2 = Vdd - I1 \times (R3 + R4)$ 

 $V3 = I1 \times (R5 + R6)$ 

 $V4 = I1 \times R6$ 

である。4個のコンパレータ31a~31dは、コモン モード電圧Vcmと抵抗端子電圧V1~V4とをそれぞ れ比較することにより、Сопt<0:3>を生成す る。具体的には、Vcmの値がV1の値以下であるとC ont<0>が "H" となり、越えるとCont<0> が"L"となる。同様に、Vcmの値がV2の値以下で あるとCont<1>が "H" となり、越えるとCon t<1>が "L" となる。また、Vcmの値がV3以上 であるとCont<2>が "L" となり、下回るとCo n t < 2 > が "H" となる。同様に、V c mの値が V 4 以上であるとCont<3>が "L" となり、下回ると Cont<3>が "H" となる。なお、ノイズ等の影響 による誤動作を防止するため、コンパレータ31a~3 1 dの入出力関係にヒステリシスを持たせるのがよい。 【0019】更に、図3によれば、スピード信号SSの 送信期間にSS2信号を"H"にすることでトランスフ ァーゲート32をオフにすることにより、コモンモード 電圧モニタ回路1からVcm入力が切り離される。この 期間では、容量C1によりVcmの値が保持される。こ のことにより、スピード信号SSの送信期間が終了し、 再度トランスファーゲート32がオンされたときに電位 ス電圧Pbias′及びNbias′を調整する。レシ 50 差が生じることがなく、誤動作を防ぐことができる。

【0020】図4は、図1中の電流補正回路2の詳細構 成例を示している。図4の電流補正回路2は、2個のP MOS電流源トランジスタQP1, QP2と、2個のP MOSスイッチングトランジスタQP3, QP4と、2 個のNMOS電流源トランジスタQN1, QN2と、2 個のNMOSスイッチングトランジスタQN3, QN4 と、インバータ41と、2個のNANDゲート42,4 3と、2個のNORゲート44, 45とを備えている。 【0021】SS2= "L" の状態で差動データ信号D ata+/Data-が与えられても、Cont<0> 及びCont<1>が"H"であり、かつCont<2 >及びCont<3>が "L" である限り、QP1、Q P2、QN1及びQN2はいずれも電流補正動作をしな い(通常状態)。ところが、例えばVcmの変動により 通常状態からCont<1>が "L" に遷移すると、Q P2は、QP3を介して一方の信号線TPへ電流を吐き 出したり、QP4を介して他の信号線NTPへ電流を吐 き出したりする電流補正動作を開始する。更にCont <0>が "L" に遷移すると、QP1及びQP2が電流 補正動作を開始する。一方、通常状態からCont<2 >が "H" に遷移すると、QN1は、QN3を介して一 方の信号線TPから電流を吸い込んだり、QN4を介し て他の信号線NTPから電流を吸い込んだりする電流補 正動作を開始する。更にCont<3>が "H" に遷移 すると、QN1及びQN2が電流補正動作を開始する。

【0022】更に、図4によれば、スピード信号SSの送信期間にSS2信号を"H"にすることでQP3、QP4、QN3及びQN4を全てオフにすることにより、QP1、QP2、QN1及びQN2が全てツイストペアケーブルTP $\sqrt{N}$ TPから切り離される。

【0023】図5は、図1中の電流ドライバ3の詳細構成例を示している。図5の電流ドライバ3は、1個のPMOS電流源トランジスタQP10と、2個のPMOSスイッチングトランジスタQP11、QP12と、1個のNMOS電流源トランジスタQN10と、2個のNMOSスイッチングトランジスタQN11、QN12とを備えている。VdspはQP10のドレインーソース間電圧を、VdsnはQN10のドレインーソース間電圧をそれぞれ表している。

【0024】図6は、図1中の電源電圧モニタ回路4の 40 詳細構成例を示している。図6の電源電圧モニタ回路4 は、2個のコンパレータ51a, 51bと、2本の高抵抗R7, R8 は、VddとVss(=0V)との間に互いに直列に接続されている。この抵抗直列回路のタップ電圧V51 は、2個のコンパレータ51a, 51bによりそれぞれ参照電位Ref<0>及びRef<1>と比較される。具体的には、V51の電位がRef<0>より低くなるとMod<0>が "L"となり、高いときはMod<0

8 >より低くなるとMod<1>が"L"となり、高いと きはMod<1>が"H"となる。

【0025】図7は、図1中のバイアス調整回路5の詳細構成例を示している。図7のバイアス調整回路5は、6個のPMOSトランジスタQP61~QP66と、2個のNMOSトランジスタQN61, QN62とを備えている。QP61、QP62及びQP65は各々電流源を、QP63及びQP64は各々スイッチを、QN61、QN62及びQP66はカレントミラー回路をそれぞれ構成している。

【0026】図7によれば、電源電圧Vddが高いときには、電流源QP65のみで基準バイアスBiasを受ける。Vddが所定の電位まで低下すると、Mod<0>、Mod<1>のいずれかが"L"となるため、スイッチQP63、QP64のうちの対応するスイッチがオンとなり、これに対応する電流源QP61、QP62が追加され、電流I6が増加する。そのため、Pbias及びNbiasがそれに応じて変化し、電流ドライバ3の出力電流が増加する。電流量の変化量は、電流源QP61、QP62のトランジスタサイズで調整することができる。なお、ゲートバイアス電圧をPMOS側、NMOS側で各々独立に調整できるようにしてもよい。

【0027】図8は、図1中のパルス発生回路6の詳細構成例を示している。図8のパルス発生回路6は、第1及び第2の遅延回路71,74と、NANDゲート72と、NORゲート75と、2個のインバータ73,76とを備えている。

【0028】図9は、図8のパルス発生回路6の動作を 示している。ここでは、第1の遅延回路71の伝搬遅延 時間をtd1とし、第2の遅延回路74の伝搬遅延時間 を t d 2 としている。 図 9 に示すとおり、 コモンモード 電圧Vcmを変化させる期間(SS1の"H"期間) は、電流補正回路2がツイストペアケーブルTP/NT Pから切り離される期間 (SS2の "H" 期間) に包含 されるようになっている。これにより、電流補正回路2 の誤動作発生確率を更に低くすることができる。 td1 及びtd2は、例えば5~10nsに設定すればよい。 【0029】図10はコモンモード電圧モニタ回路1及 び電流補正回路2の効果を、図11は電源電圧モニタ回 路4及びバイアス調整回路5の効果をそれぞれ表してい る。図中のIpはPMOS電流源トランジスタQP1 O, QP2及びQP1のうちの活性化されるトランジス タのドレイン電流の合計を、InはNMOS電流源トラ ンジスタQN10、QN1及びQN2のうちの活性化さ れるトランジスタのドレイン電流の合計をそれぞれ表し ている。

【0030】図10によれば、従来は一点鎖線で示すように、電流Ip及びInを所定の範囲(上限IU、下限IL)に収めるためには終端バイアス電圧Tpbiasの許容範囲が上限VU1と下限VL1との間に制限されてい

9

た。これに対して本発明によれば、Tpbiasのより広い 範囲で、電流 Ip及び Inを上限 IUと下限 ILとの間 の所定範囲に収めることができる。

【0031】また、図11によれば、従来は一点鎖線で示すように、電流Ipを所定の範囲(上限IU、下限IL)に収めるためには電源電圧Vddの許容範囲が上限VU2と下限VL2との間に制限されていた。これに対して本発明によれば、Vddのより広い範囲で、電流Ipを上限IUと下限ILとの間の所定範囲に収めることができる。

【0032】図12は、図4及び図5中の3個のPMO S電流源トランジスタQP10, QP2, QP1の好ま しいサイズ例を示している。 すなわち、電流補正回路2 は、活性化すべきPMOS電流源トランジスタの合計サ イズを、コモンモード電圧Vcmと電源電圧Vddレベ ルとの差に対して非線形(例えば指数関数的)に変化さ せるのである。図12の例では、QP10よりQP2の 方がサイズが大きく、QP2よりQP1の方がサイズが 大きく設定されている。なお、図4及び図5中の3個の NMOS電流源トランジスタQN10、QN1、QN2 20 について言えば、活性化すべきNMOS電流源トランジ スタの合計サイズを、コモンモード電圧VcmとVss レベル(グランドレベル)との差に対して非線形に変化 させればよい。このような非線形制御の採用により、線 形制御の場合に比べて電流補正の切り替え度数を少なく することが可能となる。

【0033】図13は、図3中の電流I1の好ましい変動特性を示している。電流源33が流す電流I1は、PMOS電流源トランジスタQP10及びNMOS電流源トランジスタQN10の各々の電流駆動能力に応じて変 30動させられることが好ましい。これにより、コモンモード電圧モニタ回路1におけるコンパレータ31a~31dの検知レベルを、温度又はプロセス変動に基づくトランジスタのしきい値変動に追従させることが可能となる。

【0034】なお、図1及び図2では2つの送受信回路 20,21の間の通信の例を説明したが、親局は送信機 能のみ、子局は受信機能のみを備えた送受信システムに も本発明が適用可能であることは言うまでもない。

## [0035]

【発明の効果】以上のように本発明によれば、幅広い電 圧範囲に対して定電流を流すことのできる電流ドライバ 回路を実現できる。

#### 【図面の簡単な説明】

【図1】本発明に係る電流ドライバ回路を備えた送受信 回路の構成例を示すブロック図である。

【図2】図1の送受信回路の相手側送受信回路の構成例を示すブロック図である。

【図3】図1中のコモンモード電圧モニタ回路の回路図である。

【図4】図1中の電流補正回路の回路図である。

【図5】図1中の電流ドライバの回路図である。

【図6】図1中の電源電圧モニタ回路の回路図である。

10

【図7】図1中のバイアス調整回路の回路図である。

【図8】図1中のパルス発生回路の回路図である。

【図9】図8のパルス発生回路の動作を示すタイミング 図である。

【図10】図1中のコモンモード電圧モニタ回路及び電流補正回路の効果を示す図である。

10 【図11】図1中の電源電圧モニタ回路及びバイアス調整回路の効果を示す図である。

【図12】図4及び図5中の3個のPMOS電流源トランジスタの好ましいサイズ例を説明するための図である。

【図13】図3中の電流源が流す電流の好ましい変動特性を示す図である。

#### 【符号の説明】

- 1 コモンモード電圧モニタ回路
- 2 電流補正回路
- 20 3 電流ドライバ
  - 4 電源電圧モニタ回路
  - 5 バイアス調整回路
  - 6 パルス発生回路
  - 7 電流源
  - 8 レシーバ回路
  - 9 抵抗回路
  - 11 終端バイアス電圧発生回路
  - 20, 21 送受信回路
  - 31a~d コンパレータ
  - リ 32 トランスファーゲート
    - 33 電流源
    - 51a, b コンパレータ
    - C1 容量

Ip 活性化PMOS電流源トランジスタのドレイン電流の合計

In 活性化NMOS電流源トランジスタのドレイン電流の合計

QP1, 2, 10 PMOS電流源トランジスタ

QP3, 4, 11, 12 PMOSスイッチングトラン 40 ジスタ

QP61~66 PMOSトランジスタ

QN1, 2, 10 NMOS電流源トランジスタ

QN3, 4, 11, 12 NMO Sスイッチングトラン ジスタ

QN61, 62 NMOSトランジスタ

R 終端抵抗

R1~R8 抵抗

SS スピード信号(伝送レート情報)

TP, NTP 伝送線路対 (ツイストペアケーブル)

50 V c m 伝送線路対のコモンモード電圧

11

Vdd 第1の電源電圧レベル

Tpbias 終端バイアス電圧

→ Tpbias

VL2


γ VU1


VLI


→ Vdd


VU2


Vss 第2の電源電圧レベル (グランドレベル)

















## フロントページの続き

(72)発明者 ▲高▼橋 学志

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72) 発明者 寺田 裕

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 小松 義英

大阪府門真市大字門真1006番地 松下電器

産業株式会社内